Rangkaian Clamper Dioda

Rangkaian clamper adalah rangkaian yang digunakan untuk “menjepit” (clamping) suatu sinyal ke level tegangan tertentu. Rangkaian clamper ini terdiri dari sebuah kapasitor, sebuah dioda, dan sebuah resistor tetapi juga bisa dilengkapi dengan sumber tegangan DC untuk menghasilkan pergeseran level tegangan ke nilai tertentu. Nilai resistansi R dan kapasitansi C harus dipilih sehingga time constant τ = RC cukup besar dan menyakinkan bahwa tegangan kapasitor tidak mengalami discharge yang signifikan selama dioda mengalami bias terbalik (“off”). Pada analisa rangkaian clamper yang akan kita lakukan, kita mengasumsikan bahwa kapasitor membutuhkan waktu 5τ untuk mencapai charging dan discharging hingga penuh.

Rangkaian pada gambar 1 akan menjepit sinyal input ke level tegangan nol volt (apabila dioda ideal). Resistor R adalah resistansi beban atau kombinasi paralel dari resistansi beban dengan suatu resistor untuk menghasilkan nilai R yang diinginkan.

Gambar 1 Rangkaian clamper

Selama interval 0 hingga T/2, rangkaian tampak seperti pada gambar 2, dioda menjadi “on” sehingga resistor R menjadi short circuit. Pada kondisi ini, nilai time constant sangat kecil (karena nilai R mendekati nol) sehingga kapasitor akan di-charge oleh sinyal input dengan cepat. Pada kondisi ini, tegangan output sama dengan nol (v_o = 0 V).

Gambar 2 Pada saat dioda “on” kapasitor charging hingga tegangan V volt. Tegangan output sama dengan nol

Ketika sinyal input berubah dari +V menjadi –V, rangkaiannya tampak seperti gambar 3. Dioda menjadi “off” dan diganti open circuit. Sekarang nilai time constant dari rangkaian cukup besar (τ = RC) sehingga kapasitor membutuhkan waktu 5τ untuk melakukan discharge hingga nol volt. Waktu 5τ ini harus lebih besar dari periode T/2 → T sehingga kapasitor masih menyimpan tegangan V sebelum sinyal input berubah lagi kondisinya dari –V ke +V. Dan selama periode T/2 → T, kapasitor dianggap memiliki tegangan yang konstan sebesar V.

Gambar 3 Menghitung tegangan output pada saat dioda “off”

Untuk menghitung tegangan output pada saat dioda “off”, maka kita gunakan hukum tegangan Kirchoff (KVL) pada loop rangkaian gambar 3, menghasilkan persamaan

-v – V – v_o = 0

v_o = -2V

Tegangan v_o bernilai negatif menunjukkan bahwa polaritas dari tegangan v_o merupakan kebalikan dari polaritas v_o yang ditentukan pada gambar 3. Bentuk gelombang tegangan input serta hasil tegangan outputnya disajikan dalam gambar 4. Kita lihat bentuk sinyal outputnya dijepit pada tegangan 0 V untuk interval 0 hingga T/2 tetapi nilai peak to peak nya memiliki nilai yang sama dengan inputnya yaitu 2V.

Gambar 4 Bentuk gelombang input dan output dari rangkaian clamper pada gambar 1

Jadi, untuk rangkaian clamper, sinyal input dan outputnya memiliki tegangan puncak ke puncak (peak to peak) yang sama, hanya levelnya saja yang digeser ke atas atau ke bawah.

CONTOH SOAL 1

Gambarlah bentuk gelombang tegangan output v_o pada rangkaian gambar 5.

Gambar 5 Suatu sinyal kotak diinputkan pada rangkaian clamper

SOLUSI

Perhatikan bahwa sinyal inputnya memiliki frekuensi 1000 Hz, sehingga periodenya adalah 1 ms dan interval dari sinyal positif dan negatifnya masing-masing adalah 0.5 ms. Analisa kita mulai pada saat t₁ → t₂ dari sinyal input. Pada kondisi ini, dioda mengalami short circuit sehingga rangkaiannya tampak seperti pada gambar 6.

Gambar 6 Menghitung tegangan output pada saat dioda “on”

Karena dioda menjadi short circuit, maka resistor terangkai paralel dengan sumber tegangan dan tegangannya resistor (tegangan output) sama dengan 5V (v_o = 5V) dalam interval ini. Dengan menggunakan hukum× Kirchoff tegangan pada loop rangkaian pada gambar 6, menghasilkan persamaan

-20 V + V_C – 5 V = 0

tegangan kapasitor dalam interval ini adalah

V_C = 25 V

Jadi, dalam interval ini kapasitor di-charge hingga tegangan 25 V. Untuk selang waktu t₂ → t₃, kondisi rangkaian ditunjukkan pada gambar 7, pada kondisi ini dioda menjadi “off”.

Gambar 7 Menghitung tegangan output saat dioda “off”

Apabila dioda menjadi open circuit, maka sumber tegangan 5 V tidak lagi terhubung paralel dengan resistor. Sehingga tegangan output tidak lagi sama dengan 5 V. Dalam kondisi ini, kapasitor sudah di-charge hingga tegangan 25 V. Kita terapkan hukum× Kirchoff tegangan pada loo terluar dari rangkaian gambar 7, menghasilkan persamaan

+ 10 V + 25 V – v_o = 0

v_o = 35 V

Time constant dari rangkaian discharge kapasitor pada gambar 7 merupakan hasil perkalian antara R dan C

τ = RC = (100 kΩ) (0.1 μF) = 0.01 s = 10 ms

Maka total waktu yang diperlukan hingga proses discharging kapasitor selesai adalah 5τ, dimana nilainya

5τ = 5(10ms) = 50 ms

Karena interval t₂ → t₃ hanya memakan waktu 0.5 ms, maka tegangan kapasitor tidak akan drop terlalu rendah dalam selang waktu 0.5 ms ini. Bentuk gelombang tegangan outputnya disajikan pada gambar 8 disertai juga dengan bentuk tegangan inputnya. Perhatikan bahwa nilai puncak ke puncak (peak to peak) dari sinyal input dan output memiliki nilai yang sama, yaitu 30 V.

Gambar 8 Bentuk gelombang dari tegangan input dan output rangkaian clamper gambar 5

CONTOH SOAL 2

Ulangi analisa pada contoh soal 1, apabila dioda ideal pada contoh soal 1 diganti dengan dioda silikon yang memiliki tegangan “on” (V_T) sebesar 0.7 V.

SOLUSI

Pada saat dioda “on”, maka rangkaiannya ditunjukkan pada gambar 9. Perhatikan bahwa sekarang dioda diganti dengan sumber tegangan sebesar 0.7 V. Lalu kita gunakan hukum×Kirchoff tegangan (KVL), menghasilkan persamaan

+5 V – 0.7 V – v_o = 0

maka tegangan outputnya adalah

v_o = 5 V – 0.7 V = 4.3 V

Gambar 9 Menghitung tegangan output dan tegangan kapasitor saat dioda “on”

Pada saat dioda “on”, kapasitor mengalami charging hingga tegangan V_C. Kita gunakan KVL pada loop yang kiri, maka kita bisa menghitung besar V_C

- 20V + V_C + 0.7 V – 5 V = 0

V_C = 25 V – 0.7 V = 24.3 V

Untuk periode t₂ → t₃, rangkaiannya tampak seperti gambar 10. Pada kondisi ini dioda mengalami open circuit. Selain itu, pada kondisi ini kapasitor masih menyimpan tegangan setelah pada siklus sebelumnya telah di-charge hingga 24.3 V. Lalu kita gunakan hukum× Kirchoff tegangan (KVL) pada loop terluar dari rangkaian pada gambar 10, menghasilkan persamaan

+10 V + 24.3 V – v_o = 0

v_o = 34.3 V

Gambar 10 Menghitung tegangan output pada saat dioda “off”

Bentuk gelombang tegangan outputnya ditunjukkan pada gambar 11. Perhatikan nilai tegangan peak to peak (puncak ke puncak) dari input dan outputnya memiliki nilai yang sama yaitu 30 V.

Gambar 11 Bentuk gelombang tegangan output

Salah satu aplikasi dari rangkaian clamper adalah sebagai “DC restorer”  pada rangkaian penyusun video (video composite) baik itu di bagian pemancar televisi dan penerima televisi. Sinyal video NTSC (standar video di AS) menunjukkan warna putih dengan cara mentransmisikan daya minimum (12.5 %) dan menunjukkan warna hitam dengan mentransmisikan daya yang lebih tinggi yaitu 75%. Tetapi ada lagi level daya yang lebih tinggi yaitu untuk mentransmisikan sinyal sinkronisasi yang memiliki level daya sebesar 100%. Sinyal NTSC berisikan kode warna video dan pulsa sinkronisasinya. Permasalahannya adalah sinyal penyusun warnanya yang nilainya berubah-ubah. Sebagaimana kita ketahui, video adalah sekumpulan dari gambar. Dan tentu saja komposisi warna hitam-putih dari gambar satu dengan gambar lainnya pasti berbeda-beda dan ini juga menyebabkan level daya penyusun warnanya berubah-ubah pula. Karena pulsa sinkronisasi bercampur dengan sinyal penyusun warnanya, maka level daya pulsa sinkronisasinya juga ikut berubah apabila level daya penyusun warnanya berubah. Namun level daya pulsa sinkronisasi ini harus tetap bernilai 100% (tidak boleh naik atau turun). Disinilah fungsi dari rangkaian clamper yaitu untuk menjepit (clamping) pulsa sinkronisasi agar tegangannya tetap 100% setelah sinyalnya dimodulasi dengan transmitternya.

DAFTAR PUSTAKA

Dewi, Andriana Kusuma.2015.Dioda Clipper dan Clamper S1 Pendidikan Teknik Elektro. Malang.Universitas Negeri Malang.